(19)国家知识产权局 (12)发明 专利 (10)授权公告 号 (45)授权公告日 (21)申请 号 202210797669.2 (22)申请日 2022.07.08 (65)同一申请的已公布的文献号 申请公布号 CN 114860785 A (43)申请公布日 2022.08.05 (73)专利权人 深圳云豹智能有限公司 地址 518000 广东省深圳市前海深港合作 区前湾一路1号A栋201室(入驻深圳市 前海商务秘书 有限公司) (72)发明人 赵周　 (74)专利代理 机构 华进联合专利商标代理有限 公司 44224 专利代理师 樊倩 (51)Int.Cl. G06F 16/2455(2019.01) G06F 16/22(2019.01) G06F 3/06(2006.01) (56)对比文件 CN 113467946 A,2021.10.01US 2015143 046 A1,2015.0 5.21 WO 0227498 A2,2002.04.04 CN 109933543 A,2019.0 6.25 CN 105095116 A,2015.1 1.25 CN 106126451 A,2016.1 1.16 CN 112612727 A,2021.04.0 6 CN 113900966 A,2022.01.07 CN 104809076 A,2015.07.2 9 CN 112602066 A,2021.04.02 CN 1334666 A,2002.02.06 CN 1531298 A,2004.09.22 CN 107291630 A,2017.10.24 CN 113392043 A,2021.09.14 CN 101158925 A,2008.04.09 范灵俊等.一种带有无效缓存路访问过滤机 制的低功耗高速缓存. 《小型微型计算机系统》 .2012,(第10期), 贾宝锋等.低功耗动态可配 置Cache设计. 《计算机测量与控制》 .20 08,(第07期), 审查员 周循 (54)发明名称 缓存数据处理系统、 方法、 计算机设备和存 储介质 (57)摘要 本申请涉及一种缓存数据处理系统、 方法、 计算机设备和存储介质。 该系统包括： 读写控制 模块、 数据存储器、 多个哈希处理模块以及多个 地址存储器； 多个哈希处理模块用于接收缓存数 据处理命令， 对地址信息进行哈希处理， 得到多 个组索引信息； 读写控制模块用于从各个哈希处 理模块对应的地址存储器中， 获取各个组索引信 息对应的组包含的多个way， 并获取各个way存储 的tag值； 比对地址信息与各个way存储的tag值， 在存在目标tag值的情况下， 根据对应的目标组 索 引信息 和目 标way标识 信息 确定目 标 cacheline， 对数据存储器中目标cacheline进行 数据处理。 采用本系统能提高缓存数据的命中率， 从而提高缓存数据处 理效率。 权利要求书3页 说明书17页 附图5页 CN 114860785 B 2022.09.06 CN 114860785 B 1.一种缓存数据处理系统， 其特征在于， 所述系统包括： 读写控制模块、 数据存储器、 多 个哈希处理模块以及多个地址存储器； 所述哈希处理模块的个数与所述地址存储器的个数 相适应； 其中， 所述多个哈希 处理模块， 用于接收缓存数据处理命令， 利用预先设置的哈希算法， 对所 述缓存数据处理命令对应的地址信息进行哈希处理， 得到所述地址信息对应的多个组索引 信息， 其中， 所述多个组索引信息不相同； 所述读写控制模块， 用于获取各个组索引信 息对应的组包含的多个way信息， 并获取各 个way存储的tag值， 所述tag值用于表示所述way中存储的cacheline是否是所述缓存数据 处理命令的目标访问内存单 元； 所述读写控制模块， 还用于比对所述地址信息与所述各个w ay存储的tag值， 在所述w ay 存储的tag值中， 存在与所述地址信息匹配的目标tag值的情况下， 根据所述目标tag值对应 的目标组索引信息和目标way标识信息确定目标cacheline， 对 所述数据存储器中的所述目 标cacheline进行数据处理。 2.根据权利要求1所述的系统， 其特征在于， 所述缓存数据处理命令包括： 缓存读取命 令； 所述读写控制模块， 还用于在所述way存储的tag值中， 不存在与所述地址信息匹配的 目标tag值的情况下， 将所述缓存读取命令发送至目标存储器； 接收所述目标存储器返回的 与所述缓存读取命令相匹配的读取数据； 检测所述多个way中是否存在无效way， 在所述多 个way中存在无效way的情况下， 选定一个无效way， 根据所述选定的无效way对应的组索引 信息和无效way标识信息确定第一目标cacheline， 将所述读取数据写入所述第一目标 cacheline中， 并将所述 地址信息中的ta g值写入所述选 定的无效way的对应位置处。 3.根据权利要求2所述的系统， 其特 征在于， 所述读写控制模块， 还用于在所述way存储的tag值中， 不存在与所述地址信息匹配的 目标tag值， 且所述多个way中不存在无效way的情况下， 从所述各个组索引信息对应的组 中， 获取一个替换 组； 从所述替换 组中确定一个替换way， 根据所述替换way对应的组索引信 息和替换way标识信息确定第二目标cacheline， 将所述读取数据写入所述第二目标 cacheline中， 并将所述 地址信息中的ta g值写入所述 替换way的对应位置处。 4.根据权利要求3所述的系统， 其特 征在于， 所述读写控制模块， 还用于获取所述各个组索引信息对应的组的命中次数； 将命中次 数最小的组作为所述 替换组。 5.根据权利要求1所述的系统， 其特征在于， 所述缓存数据处理命令包括： 缓存写入命 令； 所述读写控制模块， 还用于在所述way存储的tag值中， 不存在与所述地址信息匹配的 目标tag值的情况下， 获取与所述缓存写入命令对应的待写入数据； 检测所述多个way中是 否存在无效way， 在所述多个way中存在无效way的情况下， 选定一个无效way， 根据所述选定 的无效way对应的组索引信息和无效way标识信息确定第三目标cacheline， 将所述待写入 数据写入所述第三目标cacheline中， 并将所述地址信息中的tag值写入所述选定的无效 way的对应位置处。 6.根据权利要求5所述的系统， 其特 征在于，权　利　要　求　书 1/3 页 2 CN 114860785 B 2所述读写控制模块， 还用于在所述各个way存储的tag值中， 不存在与所述地址信息匹 配的目标tag值， 且 所述多个way中不存在无效way的情况下， 从所述各个组索引信息对应的 组中， 获取一个替换 组； 从所述替换 组中确定一个替换way， 根据所述替换way对应的组索引 信息和替换way标识信息确定第四目标cacheline， 将所述待写入数据写入所述第四目标 cacheline中， 并将所述 地址信息中的ta g值写入所述 替换way的对应位置处。 7.一种缓存数据处 理方法， 其特 征在于， 所述方法包括： 接收缓存数据处理命令， 利用预先设置的哈希算法， 对所述缓存数据处理命令对应的 地址信息进 行哈希处理， 得到所述地址信息对应的多个组索引信息， 其中， 所述多个组索引 信息不相同； 获取各个组索引信息对应的组包含的多个way信息， 并获取各个way存储的tag值， 所述 tag值用于表 示所述way中存储的cacheline是否是所述 缓存数据处理命令的目标访问内存 单元； 比对所述地址信息与所述各个way存储的tag值， 在所述way存储的tag值中， 存在与所 述地址信息匹配的目标tag值的情况下， 根据所述目标tag值对应的目标 组索引信息和目标 way标识信息确定目标cac heline， 对数据存 储器中的所述目标cac heline进行数据处理。 8.根据权利要求7所述的方法， 其特征在于， 所述缓存数据处理命令包括： 缓存读取命 令， 所述方法还 包括： 在所述way存储的tag值中， 不存在与所述地址信息 匹配的目标tag值的情况下， 将所述 缓存读取命令发送至目标存 储器； 接收所述目标存 储器返回的与所述缓存读取命令相匹配的读取 数据； 检测所述多个way中是否存在无效way， 在所述多个way中存在无效way的情况下， 选定 一个无效way， 根据所述选定的无效way对应的组索引信息和无效way标识信息确 定第一目 标cacheline， 将所述读取数据写入所述第一目标cacheline中， 并将所述地址信息中的tag 值写入所述选 定的无效way的对应位置处。 9.根据权利要求8所述的方法， 其特 征在于， 所述方法还 包括： 在所述way存储的tag值中， 不存在与所述地址信息匹配 的目标tag值， 且所述多个way 中不存在无效way的情况 下， 从所述各个组索引信息对应的组中， 获取一个替换组； 从所述替换组中确定一个替换way， 根据所述替换way对应的组索引信息和替换way标 识信息确定第二目标cacheline， 将所述读取数据写入所述第二目标cacheline中， 并将所 述地址信息中的ta g值写入所述 替换way的对应位置处。 10.根据权利要求9所述的方法， 其特